

# 신소재 기반 인공 신경 모사 소자 및 인공 신경망 개발 현황

## 1. 서론

현대 사회는 첨단 정보통신 기술 (Information & Communications Technology, ICT)의 융합을 기반으로 다양한 분야에서 혁신적인 변화가 나타나는 4차 산업혁명 시대에 접어들고 있다. 이러한 시대의 흐름에 따라 인공 지능 (Artificial Intelligence, AI), 사물인터넷 (Internet of Thing, IoT) 및 기계 학습 (Machine Learning, ML) 등의 기술이 빠르게 발전하고 있으며 이로 인해 처리해야 하는 데이터 양이 급격하게 증가하여 방대한 양의 데이터를 효율적으로 처리하는 것이 중요한 문제로 대두되고 있다.<sup>[1,2]</sup> 하지만, 기존의 폰 노이만 구조 (von Neumann architecture) 컴퓨팅 시스템은 중앙처리장치 (Central Processing Unit, CPU)와 저장 장치가 물리적으로 분리되어 있는 구조로 인하여 발생하는 병목 현상 (bottleneck)으로 방대한 양의 데이터를 처리하는데 구조적인 한계가 존재한다.<sup>[3]</sup> 이를 극복하기 위하여 연구자들은 다양한 구조의 컴퓨팅 시스템을 활발히 연구하고 있으며 그 중에서도 사람의 뇌를 모방하여 동작하는 뉴로모픽 컴퓨팅에 대한 관심이 지속적으로 증가하고 있다.<sup>[4]</sup> 뉴로모픽 컴퓨팅은 사람의 뇌 구조와 연산 과정을 하드웨어로 구현하는 기술로써 정보 처리와 저장을 동일 콤포넌트에서 병렬적으로 동시에 처리가 가능하여 빠른 처리 속도와 저전력으로 동작하여 효율적인 연산이 가능한 구조이기에 전세계적으로 관련 연구가 폭발적으로 증가하고 있다.<sup>[5]</sup>

뉴로모픽 컴퓨팅은 1980년대 후반 California Institute of Technology의 C. Mead 교수가 최초로 구현을 시도한 것으로 알려져 있으며<sup>[6]</sup> 인간의 뇌를 모방한 효율적인 동작을 바탕으로 학습, 인지, 판단 등의 고차원적인 기능을 병렬적으로 동시에 처리가 가능하도록 하드웨어로 구현한 시스템을 의미한다.<sup>[7,8]</sup> 기존의 연구자들도 뇌의 연산과



조유연  
한국과학기술연구원



박은표  
한국과학기술연구원



곽준영  
이화여자대학교



정 알고리즘 구조를 폰 노이만 구조의 컴퓨팅을 통하여 구현하고자 노력하였지만, 뉴로모픽 컴퓨팅은 연산 알고리즘의 모방을 넘어 알고리즘 계산과 처리가 가능하도록 뇌의 구조와 기능을 모사한다는 것에 의의를 가진다. 이와 같은 뉴로모픽 컴퓨팅을 하드웨어로 성공적으로 구현하기 위해서는 생물학적 뉴런과 시냅스의 특성을 모사하는 인공 신경 모사 소자를 개발하는 것이 중요하다. 이를 위해 이미 확립된 실리콘 반도체 공정 기술을 바탕으로 상보성 금속산화물반도체 (Complementary Metal Oxide Semiconductor, CMOS) 기반 집적 회로를 활용하여 신경 세포의 동작을 모사하는 연구도 많이 수행되고 있다. 하지만, 실리콘 기반 CMOS 트랜지스터의 고유한 동작 특성으로 인해 인간의 신경 세포를 모사하기 위하여 상당한 수의 단위 트랜지스터가 요구되어 시스템이 복잡해지고 집적도가 감소하는 한계가 존재한다.<sup>[9]</sup> 따라서, 이런 한계점을 극복하고 효율적인 뉴로모픽 컴퓨팅 하드웨어를 성공적으로 구현하기 위해서 저전력, 고집적도 및 소자의 동작 특성을 향상 시킬 수 있는 다양한 신소재 기반 인공 뉴런 및 시냅스 소자에 관한 연구가 중요하게 대두되고 있다. 이를 위해 많은 연구자들은 2차원 물질 (2-Dimensional materials), 금속-절연체 상변이 물질 (Metal-Insulator-Transition, MIT), 금속 산화물, Ovonic Threshold Switch (OTS) 및 강유전체 (Ferroelectric) 물질 등 다양한 신소재를 활용하여 인공 신경 모사 소자 개발을 활발히 진행하고 있다.<sup>[10-14]</sup>

또한, 대규모 뉴로모픽 컴퓨팅 하드웨어를 성공적으로 구현하기 위해서는 개발된 인공 신경 모사 소자를 시스템 수준에서 통합하여 검증하는 것이 필수적으로 요구된다. 하지만, 대부분의 연구는 단위 인공 신경 모사 소자의 성능 향상에 집중되어 있어 인공 신경망 구현 및 시스템에 관한 연구는 요원한 상황이다. 최근 본 연구팀은 신소재 중 하나인 2차원 물질을 활용하여 인공 뉴런 및 시냅스 소자를 개발하고 이를 통합하여 신경망의 기본 단위인 ‘뉴런-시냅스-뉴런’ 구조를 하드웨어로 구현하고 인간의 뇌의 동작 방식인 스파이크 신호 기반 정보 전달을 성공적으로 모사한 결과를 발표하였다.<sup>[15]</sup> 또한, 인공 시냅스 소자의 시냅스 가중치 (synaptic weight)에 따라 두


뉴런 사이의 스파이크 신호 강도의 변조를 실험적으로 검증함으로써 향후 대규모 인공지능 하드웨어 시스템 기술 구현을 위한 토대를 마련하였다. 본 원고에서는 해당 연구팀에서 발표한 연구 결과에 대해 소개하고자 하며 이와 더불어 뉴로모픽 컴퓨팅 하드웨어 구현을 위한 최근 기술 개발 현황에 대해 살펴보고 향후 연구 방향에 관해 논의해보고자 한다.

## 2. 본론


### 1) 2차원 물질 기반 인공 시냅스 소자 개발

본 연구팀은 생물학적 뉴런 및 시냅스의 특성을 모사하는 소자를 개발하기 위하여 2차원 물질 중 hexagonal Boron Nitride (hBN)을 활성화 층으로 사용하여 2단자 멤리스터 소자를 제작하였다. 2단자 멤리스터 소자는 상부 전극, 활성화 층, 하부 전극으로 구성된 차세대 메모리 소자 중 하나로서 상부 전극에 인가되는 전압에 따라 소자의 저항 상태가 바뀌는 특성을 갖는 소자이다. 연구팀은 상부 전극의 종류에 따라 제작한 hBN 기반 멤리스터 소자가 휘발성 및 비휘발성 메모리 특성을 보이는 것을 실험적으로 검증하였다. <그림 1>은 Au/Ti 상부 전극을 이용하여 제작한 hBN 기반 비휘발성 메모리 소자의 전기적인 특성을 측정한 결과이다. <그림 1a>에서 보이듯이 제작한 소자는 500 cycle의 IV curve 측정기간 동안 반복적인 저항 변화 특성을 확인할 수 있었다. 소자 간 변동성 분석을 위하여 15개 소자에서 100 cycle의 IV curve를 측정하여 set 및 reset 전압을 분석하였다. <그림 1b> 및 c>의 통계 그래프에서 볼 수 있듯이 약 10% 정도의 소자 간 차이를 확인할 수 있었으며 평균 set 및 reset 전압은 각각  $0.84 \pm 0.10$  V 및  $-0.92 \pm 0.11$  V를 보였다. <그림 1d>는 0.2 V에서 고 저항 상태 (High Resistance State, HRS) 및 저 저항 상태 (Low Resistance State, LRS)의 저항 값을 계산하였으며 평균적으로  $23.7 \pm 11.4$  k $\Omega$  및  $2.71 \pm 0.76$  k $\Omega$ 의 저항 값을 확인할 수 있었다.

제작한 비휘발성 메모리 소자를 활용하여 생물학적 시냅스의 특성을 <그림 2>와 같이 모사하였다. 생물학적 시



〈그림 1〉 hBN 기반 비휘발성 메모리 소자의 전기적 특성 측정 결과. a) 500 cycle의 IV curve 측정 결과. 소자 간 변동성 분석을 위하여 15개 소자에 서 IV curve를 측정하고 set 및 reset 전압을 비교한 b) 박스 및 c) 히스토그램 그래프. d) 0.2 V에서 HRS 및 LRS 상태의 저항값을 계산한 누적 그래프.



〈그림 2〉 hBN기반 비휘발성 메모리 소자를 활용한 생물학적 시냅스 특성 모사 결과. a) 점진적으로 reset 및 set 전압을 증가시키며 측정한 IV curve 및 b) 여러 단계의 컨덕턴스 특성을 보여주는 retention 측정 결과. c) Pulse 전압을 이용한 컨덕턴스 변조 측정 결과. d) STDP 특성을 위한 pulse 개략도 및 e) 측정 결과.




냅스는 전단 뉴런과 후단 뉴런 사이에 존재하며 시냅스 가중치를 이용해 두 뉴런 사이의 연결 강도를 조절한다. 따라서, 이러한 특성을 소자로 구현하기 위하여 여러 단계의 컨덕턴스를 갖는 것이 중요하다. <그림 2a>는 제작한 비휘발성 메모리 소자에 점진적으로 reset 및 set 전압을 증가시켜가며 측정한 IV curve 결과이다. 먼저, 소자를 set 상태로 만든 후, reset 전압을 -1.0 V부터 -2.0 V 까지 증가시키며 IV curve를 측정하였고 그 후 set 전압을 0.8 V부터 2.0 V까지 증가시키며 IV curve를 측정하였다. 그 결과, <그림 2a>에서 볼 수 있듯이 여러 단계의 컨덕턴스를 보이는 것을 확인 할 수 있었으며 각각의 컨덕턴스 단계가 잘 유지되는 것을 <그림 2b>의 retention 측정을 통하여 검증하였다. 생물학적 시냅스의 중요한 특성 중에 하나는 시냅스 가소성 (synaptic plasticity)이 있으며, 이는 외부 자극에 의하여 시냅스 가중치가 변화하는 특성이다. 이러한 시냅스 가소성 특징을 제작한 비휘발성 메모리 소자로 모사하기 위해 0.8 V 및 -0.9 V의 증감 및 감쇠 pulse 전압 (pulse 폭: 1  $\mu$ s) 을 각각 64

회씩 인가하여 <그림 2c>와 같이 컨덕턴스 변조 특성을 확인할 수 있었다. 또한, 생물학적 신경망에서 뉴런의 연결 강도를 조절하기 위해서 사용되는 Spike-Timing-Dependent Plasticity (STDP) 특성을 모사하기 위하여 <그림 2d>와 같이 특정 시간 차이를 두고 pre- 및 post-spike를 각각 상부 및 하부 전극에 인가하였다. 실험 결과, <그림 2e>와 같이 두 spike 신호의 시간 차이가 감소할수록 시냅스 가중치가 더 많이 변화하는 결과를 보이며 이는 생물학적 시냅스의 거동과 유사한 결과를 확인할 수 있었다. 이와 같은 결과를 통해 hBN 기반 비휘발성 메모리 소자를 활용하여 생물학적 시냅스 특성을 성공적으로 모사하여 향후 뉴로모orphic 컴퓨팅 시스템에 인공 시냅스 소자로 활용할 수 있음을 실험적으로 검증하였다.

## 2) 2차원 물질 기반 인공 뉴런 소자 개발


연구팀은 비휘발성 메모리 소자와 다르게 Au/Ag 상부 전극을 사용하여 휘발성 메모리 소자를 제작하였다. Au/Ag 상부 전극을 사용할 경우, 외부에서 가해주는 전기장



<그림 3> hBN 기반 휘발성 메모리 소자의 전기적 특성 측정 결과. a) 500 cycle의 IV curve 측정 결과. 소자 간 변동성 분석을 위하여 15개 소자에서 IV curve를 측정하고 set 및 hold 전압을 비교한 b) 박스 및 c) 히스토그램 그래프. d) 0.1 V에서 HRS 및 LRS 상태의 저항값을 계산한 누적 그래프. e) 소자의 동작 속도를 측정하기 위하여 pulse 전압을 인가하여 측정한 그래프. f) 그림 3e)의 붉은 색 부분을 확대하여 표시한 그래프.

이 사라지게 되면 활성화 층에 생성된 금속 필라멘트가 계면 에너지를 최소화하기 위하여 클러스터 형태로 돌아가기에 reset 전압을 가하지 않아도 저항 상태가 초기 상태로 돌아가게 된다.<sup>[16,17]</sup> <그림 3>은 Au/Ag 상부 전극을 사용하여 제작한 휘발성 메모리 소자의 전기적인 특성을 측정한 결과이다. <그림 3a)>는 휘발성 메모리 소자의 IV curve 측정 결과이며 500 cycle동안 반복적인 동작을 확인할 수 있었다. 소자 간 변동성 분석을 위하여 15개

소자에서 100 cycle의 IV curve를 측정하여 set 및 hold 전압을 분석하였다. <그림 3b) 및 c)>의 통계 그래프에서 볼 수 있듯이 0.4 V 이하의 낮은 동작 전압을 보이며 평균 set 및 hold 전압은 각각  $0.25 \pm 0.06$  V 및  $0.03 \pm 0.02$  V를 보였다. <그림 3d)>는 0.1 V에서의 HRS 및 LRS의 저항 값을 계산하였으며 평균적으로 HRS에서  $4.9 \text{ T}\Omega$ 의 높은 저항 값을 보이고  $3.0 \times 10^6$  이상의 높은 on/off 비율을 확인할 수 있었다. 휘발성 메모리 소



<그림 4> hBN 기반 휘발성 메모리 소자를 활용한 생물학적 뉴런 특성 모사 결과. a) 생물학적 뉴런 및 b) 그 동작을 모사하기 위한 회로 개략도. c) 반복적인 입력 pulse 전압에 따른 인공 뉴런의 동작 결과. d) 그림 4c)의 붉은 색 부분을 확대하여 표시한 그래프. e) RC delay 시간 및 f) 입력 전압의 진폭에 따른 출력 신호의 횟수 변화 그래프. g) 출력 신호 당 필요한 에너지 소모량을 계산한 히스토그램 그래프.




자의 동작 속도를 측정하기 위하여 <그림 3e>와 같이 pulse 전압을 인가하였다. 실험 도중 소자가 breakdown 되는 것을 피하기 위하여 100 k $\Omega$ 의 저항을 직렬로 연결하여 소자를 보호하였다. 실험 결과, <그림 3f>에서 보이는 것처럼 15  $\mu$ s의 turn-on 시간 및 32  $\mu$ s의 turn-off 시간을 확인할 수 있었다.

제작한 휘발성 메모리 소자를 활용하여 생물학적 뉴런의 특성을 <그림 4>와 같이 모사하였다. <그림 4a>는 생물학적 뉴런의 개략도로서 소마 (soma), 텐드라이트 (dendrite) 및 액손 (axon)으로 구성되어 있는 것을 보여 준다. 소마는 뉴런의 몸체 부분으로 세포 핵을 가지고 있으며 텐드라이트와 액손을 이용하여 다른 뉴런들과 신호를 주고 받으며 신경망을 구성한다. 텐드라이트를 통하여 일정 수준 이상의 신호를 이전 뉴런들로부터 받게 되면 뉴런이 활성화되면서 액손을 통하여 다음 뉴런으로 신호를 전달한다. <그림 4b>는 생물학적 뉴런의 동작을 모사하기 위하여 휘발성 메모리 소자와 수동 부품들을 이용하여 구성한 회로의 개략도이다. 휘발성 메모리 소자 앞에 연결되어 있는 저항 ( $R_s$ )과 축전기 ( $C_{mem}$ )는 텐드라이트로부터 받은 신호를 통합하는 역할을 하며 휘발성 메모리 소자의 특정 전압에 도달하면 HRS에서 LRS로 변화하는 특성을 활용하여 생물학적 뉴런의 발화현상을 모사한다. 해당 회로의 동작을 조금 더 상세히 설명하자면, 초기에 휘발성 메모리 소자는 높은 저항 상태이기에 전압이 인가되어도 소자를 통한 누설 전류가 작아 축전기에 전하가 쌓이고 이로 인해 막 전압이 증가하게 된다. 막 전압이 소자의 set 전압까지 증가하게 되면 소자가 LRS로 변화하고 축전기에 쌓인 전하들이 빠져나가면서 출력 신호를 생성한다. 축전기에 쌓인 전하가 빠져나갔기 때문에 막 전압이 다시 감소하게 되고 이로 인해 소자는 HRS로 다시 돌아오게되어 축전기에 전하가 쌓이는 동작을 반복하게 된다. <그림 4c>는 1초 동안 200 번의 pulse 전압을 인가하여 위에서 설명한 인공 뉴런의 동작을 측정한 결과이며 일부분을 확대한 <그림 4d>를 통해 반복적으로 출력 신호가 발화하는 것을 확인할 수 있었다. 이러한 출력 신호의 횟수는 저항과 축전기의 값으로 표현되는 RC delay 시간 혹은 입력 전압의 진폭에 의해서 조절할 수 있다.

<그림 4e)와 f>에서 보이듯이 RC delay 시간이 감소 할 수록 그리고 입력 전압의 진폭이 증가할수록 출력 신호의 발화 횟수가 증가하는 경향을 확인할 수 있으며 이는 전하의 충전 속도가 빨라지기 때문에 막 전압이 휘발성 메모리 소자의 set 전압에 빨리 도달할 수 있기 때문이다. <그림 4g>는 출력 신호를 만들기 위해 필요한 에너지의 양을 계산한 결과이며 평균적으로  $630 \pm 370$  pJ의 에너지가 소모되는 것을 확인할 수 있었다. 이와 같은 결과를 통해 hBN 기반 휘발성 메모리 소자와 수동 부품을 활용하여 생물학적 뉴런 특성을 성공적으로 모사하여 향후 뉴로모픽 컴퓨팅 시스템에 인공 뉴런 소자로 활용할 수 있음을 실험적으로 검증하였다.

### 3) 인공 신경 모사 소자를 활용한 단위 인공 신경망 개발

<그림 5a>는 생물학적 신경망의 개략도이다. 전단 뉴런의 액손과 후단 뉴런의 텐드라이트가 시냅스를 통하여 연결되어 있는 것을 확인할 수 있다. 두 뉴런간의 연결 강도는 위에서 설명한 것처럼 시냅스 가중치에 따라 조절되며 이러한 특성을 활용하여 많은 양의 데이터를 효율적으로 처리할 수 있다.<sup>[18,19]</sup> 이러한 신경망의 동작을 모사하기 위하여 연구팀은 개발한 hBN 기반 인공 뉴런 및 시냅스 소자를 통합하여 신경망의 기본 단위인 ‘뉴런-시냅스-뉴런’ 구조를 하드웨어로 구현하였다. <그림 5b>는 이를 위한 회로의 개략도이며 전단 뉴런, 후단 뉴런, 시냅스 및 OPAMP와 다이오드로 구성되어 있는 것을 확인할 수 있다. OPAMP는 후단 뉴런의 막 전압을 효율적으로 충전할 수 있도록 적절한 Gain 값을 갖도록 설계하였으며 다이오드는 축전기에 충전된 전하가 OPAMP 쪽으로 새어나오지 못하게 하기 위하여 사용하였다. <그림 5c>는 인공 신경망의 동작을 측정한 결과이며 시냅스 가중치에 따라 두 뉴런 사이의 연결 강도가 변화하는 것을 보여준다. 전단 뉴런의 경우, 입력 전압에 따라 반복적으로 출력 신호를 발화하는 것을 확인할 수 있으며 시냅스의 가중치가 360  $\mu$ S에서 20  $\mu$ S로 감소 할수록 인공 시냅스 이후 출력이 감소하는 것을 확인할 수 있다 (위쪽 패널의 녹색 선). 이로 인해 후단 뉴런이 받는 신호 강도가 약




〈그림 5〉 hBN 기반 인공 신경 모사 소자를 활용한 인공 신경망의 동작 측정 결과. a) 생물학적 신경망 및 b) 이를 모사하기 위한 회로 개략도. c) 시냅스 가중치에 따른 인공 신경망의 동작 측정 결과. d) 시냅스 가중치에 따른 후단 뉴런의 출력 신호 변화 그래프.

해지고 결과적으로 후단 뉴런의 출력 신호가 감소하는 것을 실험적으로 검증하였다. 〈그림 5d〉는 시냅스 가중치에 따른 후단 뉴런의 출력 신호 횟수에 관한 통계적인 실험 결과이다. 위에서 설명한 것처럼 시냅스 가중치가 감소할수록 출력 신호 횟수가 감소하는 것을 보여주며 이를 통해 시냅스 가중치에 따라 두 뉴런 간의 연결 강도가 변화하는 특성을 하드웨어에서 실험적으로 검증하였다. 이번 실험 결과를 통해 연구팀은 신소재 기반 인공 신경 모사 소자를 제작하고 이를 통합하여 소규모 인공 신경망을

성공적으로 구현함으로써 향후 대규모 인공 신경망 개발을 위해서 인공 신경 모사 소자의 통합 및 검증의 중요성을 확인할 수 있었다.

#### 4) 인공 신경 모사 소자 기반 인공 신경망 기술 개발 현황

본 연구팀이 보고한 결과와 더불어 최근 인공 신경 모사 소자를 기반으로 소규모 인공 신경망 구현에 관한 연구가 최근 집중적으로 이루어지고 있다. 기존의 컴퓨팅




〈그림 6〉 MOSFET 기반 인공 뉴런 및 시냅스 소자 측정 결과. a) MOSTFET 기반 뉴런 소자의 동작 원리 및 b) 실제 동작 결과. c) MOSFET 기반 시냅스 소자의 동작 원리와 d) 실제 동작 결과.

구조를 대체하기 위해서 다양한 소재를 활용한 신경 모사 소자들이 보고되고 있으며 그 중 오랜 기간 검증된 metal–oxide semiconductor field–effect transistor (MOSFET)을 활용한 생물학적 뉴런과 시냅스의 특성을 모사하는 연구가 많이 시도되고 있다. 2021년 KAIST의 최양규 교수 연구팀은 silicon–oxide–nitride–oxide–silicon (SONOS) 적층 기반의 MOSFET 소자를 활용하여 인공 뉴런 및 시냅스 소자를 발표하였다.<sup>20</sup> 해당 MOSFET 소자를 뉴런으로 사용하기 위하여 연구팀은 SONOS 적층 구조 중 nitride 층에 저장된 전자의 양에 따라 소자 채널과 드레인 전극 간의 빌트인 포텐셜 변화를 이용하였다. 〈그림 6a)와 b)〉에서 보듯이 nitride 층에 전자가 존재하지 않으면 소자의 채널은 저 저항 상태를 띠게 되어 일정한 전류를 흘려주어도 드레인 전압의 변화가 나타나지 않지만, nitride 층에 전자가 트랩 된 경우 채널과 드레인 전극의 빌트인 포텐셜이 증가해 드레인 전압이 특정 수치 이상 증가하였을 때에만 저 저항 상태가 되어 전류가 흐르게 된다. 이러한 현상을 이용하여 뉴런의 발화 특성을 모사할 수 있기에 인공 뉴런 소자로 사

용할 수 있다. 〈그림 6c)〉에서 보듯이 MOSFET 소자를 시냅스로 사용하기 위해서 nitride 층에 저장된 전자의 양에 따른 소자의 문턱 전압 (threshold voltage) 변화를 사용하였다. Nitride 층에 전자를 저장하게 되면 소자의 문턱 전압이 우측으로 이동하게 되고 이는 특정 읽기 조건에서의 채널 전도도가 감소하게 된다. 반대로 저장된 전자의 양을 줄이게 된다면 같은 읽기 조건에서 채널 전도도가 증가하고 이러한 현상을 이용하여 시냅스 가소성 특성을 모사할 수 있었다 〈그림 6d)〉.

해당 연구팀은 개발한 뉴런과 시냅스를 연결하여 소자들의 연결 강도 변조를 확인하였다. 시냅스는 전단 뉴런과 후단 뉴런 사이에 위치하는데, 해당 연구에서는 이를 두 가지 계층으로 분리하여 검증하였다. 즉, 전단 뉴런과 시냅스의 연결은 pre-layer에서 구현하고 〈그림 7a)와 b)〉 시냅스와 후단 뉴런은 post-layer에서 구현하였다 〈그림 7d)와 e)〉. Pre-layer의 경우 뉴런 소자에 일정한 전류를 인가하여 주기적인 뉴런 출력 신호가 시냅스에 전달될 때, 시냅스 가중치에 따라 시냅스의 출력 전류가 변화함을 측정하였으며 〈그림 7c)〉, post-layer에서는 시



〈그림 7〉 MOSFET 기반 인공 신경 모사 소자를 활용한 인공 신경망 구현 및 검증 결과. a) Pre-layer 인 전단 뉴런과 시냅스 소자의 연결 회로 개략도 및 b) 실제 소자를 이용한 pre-layer의 광학 현미경 사진. c) 시냅스 가중치에 따른 측정 결과. d) Post-layer 인 후단 뉴런 소자의 연결 회로 개략도 및 e) 실제 소자를 이용한 post-layer의 광학 현미경 사진. f) 시냅스 가중치에 따른 후단 뉴런 발화 주파수 변화 측정 결과.

냅스 가중치에 따라 후단 뉴런의 스파이크 발화 주파수가 달라짐을 보였다 (그림 7f). 추가로 해당 연구진들은 이러한 거동이 하나의 뉴런에 여러 개의 시냅스가 연결되어도 동작 가능하다는 것을 보여주었으며 이를 기반으로 한 회로 시뮬레이션을 통하여 글자 분류, auto-encoder와 같은 인식 기술에 개발한 인공 신경 모사 소자들이 적용 가능함을 보여주었다.

2023년 푸단 대학의 P. Zhou 교수 연구팀은 CMOS로 구성한 뉴런과 2차원 물질 기반의 시냅스 소자를 결합한 혼합형 뉴로모픽 하드웨어를 보고하였다.<sup>[21]</sup> 저자들은 기존 연구들을 통해 CMOS의 높은 공정 숙련도와 빠른 출력 주파수는 생물학적 뉴런을 모사하기에 적합하며, 2차원 물질 기반 시냅스는 빠른 반응 및 낮은 에너지 소비의 특징을 지니기에 시냅스 가소성을 우수하게 모사할 수 있는 것으로 설명하였다. 해당 연구팀은 CMOS 공정을 이용한 커런트 미러, 축전기, 트랜지스터와 콤퍼레이터를 조합하여 뉴런의 특성을 구현하였고, MoS<sub>2</sub> 기반의 2단자 비휘발성 메모리 소자를 시냅스로 사용하였다. 시냅스 소자의 경우 전하 터널링층과 전하 저장층으로 사용된 Al<sub>2</sub>O<sub>3</sub>와 HfO<sub>2</sub>이 적층된 기판 위에 MoS<sub>2</sub> 채널이 존재하

며 HfO<sub>2</sub>에 저장된 전하의 양에 따라 채널의 전도도를 조절할 수 있다. 충분한 진폭의 양 또는 음의 전압을 드레인 전극에 인가하면 HfO<sub>2</sub>층에 저장된 전하의 양을 조절할 수 있기에 채널의 전도도가 증가 또는 감소하는 현상을 확인할 수 있었다. 이러한 전도도는 nA부터 μA까지 변화할 수 있으며 이는 2차원 MoS<sub>2</sub> 기반 소자가 인공 시냅스 소자로 활용할 수 있음을 보여준다. 해당 연구진은 두 개의 2 × 3 시냅스 어레이와 세 개의 뉴런을 PCB 기판에 장착하여 뉴런과 시냅스를 결합하였다. 시냅스 소자의 큰 전도도 범위를 이용하여 뉴런 소자의 발화 주파수를 다양하게 변화시킬 수 있었으며 이러한 특성을 활용하여 숫자 및 알파벳 이미지 분류를 진행한 결과, 98.8%의 평균 인식 정확도를 나타내었다. 해당 연구는 실제 인공 뉴런과 시냅스 소자들을 통한 인공 신경망 연산 결과를 보여주어, 하드웨어 기반의 인공 신경망의 잠재적 활용 가능성 을 보여주었다.

위에서 소개한 hBN 기반의 뉴런과 시냅스 소자와 같이, CMOS 기반에서 벗어나 신소재 기반의 인공 뉴런과 시냅스 소자를 이용한 연구도 보고되고 있다. 2023년 Purdue 대학의 S. Ramanathan 교수 연구팀은 절




연체와 금속의 물질적 특성을 교차해서 나타내는 Mott transition 특성을 가진 바나듐 다이옥사이드 ( $\text{VO}_2$ )를 이용한 인공 뉴런과 시냅스 소자를 개발하였다. [22] <그림 8a>에서 보듯이, Au/ $\text{VO}_2$ /Au 구조의 소자에서 전극에 충분한 전압을 인가하게 되었을 때, 급격한 전도도 증가가 일어나고, 다시 전압을 낮추게 되면 전도도가 감소하게 되는 특성을 보여준다. 이러한 소자에 축전기와 저항을 부착하고 입력 전류를 인가하면 일정한 주기로 출력 신호가 발화하여 뉴런의 특성을 모사할 수 있다 <그림 8b>.

이와 더불어 해당 연구팀은  $\text{VO}_2$  소자를 시냅스 소자로 사용하고자 기존 CMOS공정에 사용되는 선택적 도핑 기술을 적용하였다. <그림 8c>에서 보듯이, 소자의 한 쪽 전극 물질을 팔라듐 (Pd)을 사용하고 5% 수소 가스 분위기에서 어닐링을 진행하게 되면, Pd가 촉매로 작용하여  $\text{VO}_2$ 에 수소가 도핑되어 비휘발성 메모리 특성이 발현되는 것을 확인하였다 <그림 8d>. 또한, 해당 기술은 한 기판 내에서 동일한  $\text{VO}_2$  물질을 이용하여 선택적으로 뉴런과 시냅스 소자를 제작할 수 있기에 향후 대규모 소자 제작 공정에 유리함을 가진다. <그림 8e>와 같이

$\text{VO}_2$  소자들을 활용하여 하드웨어 상에서 ‘뉴런–시냅스–뉴런’ 구조를 제작하였고, 시냅스 가중치에 따라서 후단 뉴런 출력 주파수가 변화하는 것을 보였다 <그림 8f>. 이러한 하드웨어 기반 인공 신경망 동작 결과를 기반으로 신발, 셔츠 등의 10가지 의류 종류에 대한 이미지 데이터 모음인 Fashion-MNIST와 손글씨 숫자 데이터 모음인 MNIST에 대한 시뮬레이션을 진행하였다. 그 결과, Fashion-MNIST와 MNIST에 대한 평균 정확도는 각 73.3%와 92.3%로  $\text{VO}_2$  기반의 인공신경망에 대한 잠재적인 가능성을 보여주었다 <그림 8g>.

이처럼 기존 반도체 산업에서 사용되고 있는 CMOS 기반 소자부터 신소재 기반 소자를 활용하여 인공 신경 모사 소자 개발이 진행되고 있다. 또한, 개발한 소자들을 통합하여 시스템 수준에서 뉴로모픽 하드웨어 검증을 위한 연구를 수행하여 이를 활용한 대규모 인공 신경망 구성을 위한 잠재적 사용 가능성에 관한 연구가 활발히 진행중이다. 현재 연구 단계에서는 소규모 인공 신경망의 실증과 이를 바탕으로 한 데이터 처리 시뮬레이션이 주를 이루고 있기에 앞으로의 연구에서 대규모 인공 신경망 구현을 위하여 다중 계층 구조를 가진 하드웨어 기반 인공 신경망



<그림 8>  $\text{VO}_2$  기반 인공 신경 모사 소자 개발 및 소규모 인공 신경망 구현. a) Au/ $\text{VO}_2$ /Au 구조를 가진 휘발성 메모리 소자의 광학 현미경 사진과 b) 이를 이용한 뉴런 소자 회로 개략도 및 뉴런 발화 특성 측정 결과. c) Au/ $\text{H}_x\text{VO}_2$ /Pd 구조를 가진 비휘발성 메모리 소자의 광학 현미경 사진과 d) 시냅스 가소성 특성 측정 결과. e) ‘뉴런–시냅스–뉴런’ 구조의 회로 개략도 (위쪽) 및 동일 기판 내에서의 뉴런과 시냅스 소자 연결 광학현미경 사진 (아래쪽). f) ‘뉴런–시냅스–뉴런’ 구조의 동작 측정 결과. g) MNIST 데이터에 대한 이미지 분류 시뮬레이션 결과.



개발 및 검증에 관한 연구가 필요할 것으로 생각된다.

### 3. 결론

본 원고에서는 뉴로모픽 컴퓨팅 하드웨어 구현을 위한 기술 개발 현황 및 최근 연구팀에서 발표한 신소재 기반 인공 신경 모사 소자 개발 및 개발한 소자들을 통합하여 신경망의 기본 단위인 ‘뉴런-시냅스-뉴런’ 구조의 동작을 하드웨어에서 실험적으로 동작을 검증한 결과를 소개하였다. 앞서 언급한 것처럼 대규모 인공 신경망을 성공적으로 구현하기 위해서는 단일 인공 신경 모사 소자의 성능 향상뿐만 아니라 소자들을 통합하여 시스템 수준에서 동작을 검증하는 것이 중요하다. 이번 글에서 소개한 내용을 바탕으로 향후 저전력, 고효율 뉴로모픽 컴퓨팅 하드웨어 구현에 조금이라도 도움이 될 수 있기를 기대하며 글을 마치고자 한다.

### 참고 문헌

- [1] Lee, H. E. *et al.* Novel Electronics for Flexible and Neuromorphic Computing. *Adv. Funct. Mater.* **28**, 1801690 (2018).
- [2] Mehonic, A. & Kenyon, A. J. Brain-inspired computing needs a master plan. *Nature* **604**, 255–260 (2022).
- [3] Cao, G. *et al.* 2D Material Based Synaptic Devices for Neuromorphic Computing. *Adv. Funct. Mater.* **31**, 2005443 (2021).
- [4] Huang, H.-M., Wang, Z., Wang, T., Xiao, Y. & Guo, X. Artificial Neural Networks Based on Memristive Devices: From Device to System. *Adv. Intell. Syst.* **2**, 2000149 (2020).
- [5] Schuman, C. D. *et al.* Opportunities for neuromorphic computing algorithms and applications. *Nat. Comput. Sci.* **2**, 10–19 (2022).
- [6] Mead, C. A. & Mahowald, M. A. A silicon model of early visual processing. *Neural Networks* **1**, 91–97 (1988).
- [7] Alzahrani, R. A. & Parker, A. C. Neuromorphic Circuits With Neural Modulation Enhancing the Information Content of Neural Signaling. *Int. Conf. Neuromorphic Syst.* **2020** 1–8 (2020) doi:10.1145/3407197.3407204.
- [8] Mead, C. Neuromorphic Electronic Systems. *Proc. IEEE* **78**, 1629–1636 (1990).
- [9] Nam, J.-H., Jang, H., Kim, T.-H. & Jo, B.-J. 뉴로모픽 시스템용 시냅스 트랜지스터의 최근 연구 동향. *Ceramist* **21**, 4–18 (2018).
- [10] Park, E. *et al.* A pentagonal 2D layered PdSe<sub>2</sub> –based synaptic device with a graphene floating gate. *J. Mater. Chem. C* **10**, 16536–16545 (2022).
- [11] Yuan, R. *et al.* A calibratable sensory neuron based on epitaxial VO<sub>2</sub> for spike-based neuromorphic multisensory system. *Nat. Commun.* **13**, 1–12 (2022).
- [12] Wang, Z. *et al.* Fully memristive neural networks for pattern classification with unsupervised learning. *Nat. Electron.* **1**, 137–145 (2018).
- [13] Lee, J. *et al.* An Artificial Tactile Neuron Enabling Spiking Representation of Stiffness and Disease Diagnosis. *Adv. Mater.* **34**, 2201608 (2022).
- [14] Wang, L. *et al.* Exploring Ferroelectric Switching in α-In<sub>2</sub>Se<sub>3</sub> for Neuromorphic Computing. *Adv. Funct. Mater.* **30**, (2020).
- [15] Jo, Y. *et al.* Hardware Implementation of Network Connectivity Relationships Using 2D hBN-Based Artificial Neuron and Synaptic Devices. *Adv. Funct. Mater.* **23**09058, 1–13 (2023).
- [16] Yang, Y. *et al.* Electrochemical dynamics of nanoscale metallic inclusions in dielectrics. *Nat. Commun.* **5**, 4232 (2014).
- [17] Wang, Z. *et al.* Memristors with diffusive dynamics as synaptic emulators for neuromorphic computing. *Nat. Mater.* **16**, 101–108 (2017).
- [18] Zhang, W. *et al.* Neuro-inspired computing chips. *Nat. Electron.* **3**, 371–382 (2020).
- [19] Li, Y. *et al.* Anomalous resistive switching in memristors based on two-dimensional palladium diselenide using heterophase grain boundaries. *Nat. Electron.* **4**, 348–356 (2021).
- [20] Han, J. K. *et al.* Cointegration of single-transistor neurons and synapses by nanoscale CMOS fabrication for highly



- scalable neuromorphic hardware. *Sci. Adv.* **7**, 1–12 (2021).
- [21] Xue, S. *et al.* Hybrid neuromorphic hardware with sparing 2D synapse and CMOS neuron for character recognition. *Sci. Bull.* **68**, 2336–2343 (2023).
- [22] Deng, S. *et al.* Selective area doping for Mott neuromorphic electronics. *Sci. Adv.* **9**, 1–10 (2023).



조유연

- 2008년 2월 서울시립대학교 화학공학과 학사
- 2010년 2월 서울시립대학교 화학공학과 석사
- 2021년 9월 University of Massachusetts, Amherst 화학공학과 박사
- 2010년 3월 ~ 2013년 3월 (주) 에스에너지 대리
- 2021년 7월 ~ 현재 한국과학기술연구원 박사 후 연구원

〈관심 분야〉  
2차원 물질 기반 차세대 반도체 소자 개발, 인공 신경 모사 소자 구현, 인공 신경망 기술 개발



곽준영

- 2004년 5월 Cornell University 전자공학과 학사
- 2005년 5월 Cornell University 전자공학과 석사
- 2015년 5월 Cornell University 전자공학과 박사
- 2005년 ~ 2009년 삼성전자 반도체 Flash 메모리 설계
- 2015년 ~ 2017년 미국 Intel Corporation Senior Device Engineer
- 2017년 ~ 2024년 한국과학기술연구원 (KIST) 책임연구원
- 2024년 ~ 현재 이화여자대학교 융합전자반도체공학부 부교수

〈관심 분야〉  
뉴로모픽 소자 및 설계; 2차원 재료 및 소자



박은표

- 2019년 2월 한국외국어대학교 전자물리학과 학사
- 2021년 2월 고려대학교 전자공학과 석사
- 2021년 3월 ~ 현재 서울대학교 재료공학부 박사 과정
- 2019년 3월 ~ 현재 한국과학기술연구원 학생연구원

〈관심 분야〉  
뉴로모픽 소자, 차세대 메모리 소자